# @ 公 開 特 許 公 報 (A)

平4-133472

®Int. Cl. 5

識別記号

庁内整理番号

43公開 平成 4年(1992) 5月7日

29/44 H 01 L 21/306 21/3205

29/784

B Z

7738-4M 7342-4M

7353-4M 8422-4M

21/88 H 01 L 29/78

 $\mathbf{B}$ 301

(全5頁) 未請求 請求項の数 3 審查請求

60発明の名称

化合物半導体装置及びその製造方法

平2-254310 20特 願

願 平2(1990)9月26日 29出

村 @発 石 昍 老

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝小向

工場内

文 雄 @発 明 佐々木

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝小向

工場内

株式会社東芝 願 の出

神奈川県川崎市幸区堀川町72番地

外1名 弁理士 則近 憲佑 分段 玾 人

> 月月 ЯЩ

1. 発明の名称

化合物半導体装置及びその製造方法

## 2. 特許請求の範囲

(1) 化合物半導体基板の一主面上に形成され た動作層と、この動作層上に設けられたゲート電 極と、このゲート電極を挟んで前記動作層上で対 向するソース電極及びドレイン電極と、前記化合 物半導体基板の裏面に形成された導体層と、前記 ソース又はドレイン電極と電気的に接続されかつ パイアホールを通して前記裏面導体層と電気的に 接続されたソースパッド部又はドレインパッド部 と、前記化合物半導体基板と前記ソースパッド部 又はドレインパッド部との間に配置され、前紀化 合物半導体基板を触刻するエッチング手段に耐触 性を有する薄膜層とより成る化合物半導体装置。 (以下 全白)

(2) 化合物半導体基板の一主面上に、ゲート 電極と、このゲート電極を挟んで対向するソース 電極及びドレイン電極とを形成する工程と、前記 半導体基板を触刻するエッチング手段に耐触性を 有する薄膜を形成する工程と、前記薄膜上及び前 記半導体基板上に引出して設けられ、前記ソース もしくはドレイン電極と電気的に接続された各パ ッド部を形成する工程と、前記半導体基板の裏面 側から該半導体基板をエッチングし、前記薄膜層 に到達する賞通孔を形成する工程と、前記薄膜層 をエッチングし前記ソース又はドレインパッド部 に到達するバイアホールを形成する工程と、前記 パイアホールを介して前記パッド部と電気的に接 続された裏面導体層を形成する工程とを含むこと を特徴とする化合物半導体装置の製造方法。

(3) 化合物半導体基板がJnPであることを 特徴とする請求項(2)記載の化合物半導体装置 の製造方法。

### 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は化合物半導体装置及びその製造方法に関し、特にInPを用いた電界効果トランジスタ及びその製造方法に適用される。

### (従来の技術)

(n P は、現在マイクロ波半導体素子の主流を 占めている CaAsに比べて電子飽和速度が大きく、 また無伝導率が大きいことから、 CaAsを上回る高 周波・高出力動作が得られる電力マイクロ波半導 体素子用材料として注目を集めている。

電力用電界効果トランジスタ(FET)の高高 力化、高周波化を図る上で重要な技術の一つに、パイアホール形成技術がある。ここでイアート電極、ドレイン電極及びゲート電 極を備えるFETが、例えばし n P 基板上に 1 個 或いは複数個形成されている場合に、この 基切いは あより、 基板表面上に設けられたソース(或いは ドレイン)電極、或いはソース電極(又はドレイン) このバイアホール形成技術は、 I n P F E T の の バイアホール形成技術は、 I n P F E T の の の あ か ま だ し n P F E T で 形成 に 成 功 し た け 例 ホーム を さ れ て い な い 。 こ れ は し n P 基 板 に バ イ ア ホール 及 節 で あ る。 第 3 図 は 従来 の が イ ア ホール 及 第 3 図 に お い て 1 は 1 n P 半 専 体 基 板 、 2 は フ \* ト レ

ジスト等のエッチングマスク、 3 はこのマスクに 設けられた開口部、 4 S はソース電極 (又はソースパッド電極) 4 D はドレイン電極、 4 G はゲート電極、 5 は貫通孔である。

第3図に示す貫通孔5を形成するには、反応性 イオンエッチング等のいわゆるドライエッチング 法、或いは溶液によるウエットエッチング法を用 いる。しかしながら、一般にInPをドライエッ チング法でエッチングする場合には、InPに対 するエッチング速度が1μm/min 以下と小さく、 加えてエッチングに対して十分なマスク作用があ る適当な物質がない。これに対し、ウエットエッ チング法では1nPのエッチング速度が大きいエ ッチング溶液として、HCI/H 。 PO。 混液、K 。 Cr. O, /HBr/CH, COOH混被、Br, /HBr/H, O 混 液等が知られている。しかし、HCI/H 。 PO。混液 では、通常マスクとして用いられるポジ系のフォ トレジストが耐性を示さないため、金属マスク等 を用いなければならず工程が煩雑になる。その上、 エッチング形状に関しては垂直性が悪い(第3図

に示されるθが20~30°)という問題がある。

### (発明が解決しようとする課題)

以上述べたように、InP基板にバイアホール形成用貫通孔を基板裏面からエッチング形成することは、従来知られている方法では困難であり、これがInPFETの高出力化・高周波化を図る上で大きな障害となっていた。

本発明は、上記の問題点を解消するためになされたもので、バイアホール構造を備えた良好な特性のInP FET、及びその製造方法を提供することを目的としている。

#### [発明の構成]

### (課題を解決するための手段)

ドレイン)パッド電極部と前記化合物半導体層との間に介在させるため、貫通孔形成工程において、InP基板上に形成されたソース(又はドレイン)パッド電極を腐食又は溶解させることなく、良好な形状のパイアホールを基板裏面から形成することが可能となり、パイアホール構造を有する高出力InPFETを提供することができるようになる。

## (実施例)

以下、本発明における第1の発明の一実施例について、図面を参照して説明する。

第1図は第1の発明の一実施例の化合物半導体 装置(In P 絶縁ゲート型電界効果トランジスタ、 以下In P M ISFETと記す)の断面図 である。第1図において、10は半絶縁性In P 基板で、 その 一方の主面上にクロライド VPE(Vapor Phase Epitaxial)法によりバッファ暦11.n 型動作暦12が順次形成されている。前記n 型動作暦12上にはAuGeで離間して形成されたソース電極13S、ドレイン電極13D

また、化合物半導体基板がInPであることを 実施態機とする。

#### (作用)

本発明によれば、InP基板を触刻するエッチング手段に耐触性を有する薄膜をソース(又は

と、これら両電極に挟まれた領域にはゲート絶縁膜13I、及びこのゲート絶縁膜上にゲート電極13Gとが設けられている。ソース電極13Sからはソース電極13Sと電気的に接続されたソースパッド電極14は、InP基板を触刻するエッチング手段に耐触性を示す薄膜15(例えばSiOェ)上をパイアホール16まで引出されており、このパイアホール16を通して裏面金属層17と電気的に接続されている。

次に、第2の発明のInP MISFETの製造方法の一実施例について、工程順に示す断面図の第2図(a)~(d)によって説明する。

まず、第2図(a)に示したように、半絶緑性 InP基板10の一方の主面上にクロライドVP E 法によりバッファ層11、n型動作層12を順 次形成する。メサエッチングにより案子問分離を 行なった後、n型動作層12上にAuGeによりソース ス電極13S、ドレイン電極13Dを形成し、これら両電極に挟まれたn型動作層12の表面に絶 禄膜131を形成し、このゲート絶禄膜上に ゲート電極13Gを形成する。次に、CVD (Chemical Vapor Deposition) 法により所定の領 域にSiO。 膜15を200~500 nm堆積した後、 ソース電極 1 3 S に 電気的 に 接続 さ れ Au/Pt/Ti 積 層構造からなるソースパッド電極14をSiO ェ 膜 15上に形成する(第2図(b))。なお、以上 の工程はすべて周知の方法により容易に行えるも のである。 次にごのInP基板10の主面の裏 面をラッピング及びポリッシングすることにより 厚さ約50μmに薄層化し、裏面にフォトレジス ト暦18を塗布後、基板寿面のソースパッド電極 14の所定の位置の直下に位置するように、フォ トレジスト層18に開孔19を形成する。次いで、 エッチング液としてBrg / HBr/ Hg O混液を用 いて3、5分間エッチングを施し、第2図(c) に示したように、S10 , 膜15に達する開孔16 aを形成する。このエッチングの際多少のオーバ - エッチングを行ってもエッチングはS10 。 膜 15で停止し、ソースパッド電極14は腐食され

ない。

次に、前記InP基板のエッチングに引続き、フッ化アンモニウム溶液によりSIO、膜155をエッチングし、SiO、膜15に開孔16bを形成してバイアホール16が貫通する(第2図(dd))の際、AuGeはフッ化アンサングでははではではないのでは、エッチングではは食むではない。次に、エッチングでは食して変わることはない。次に、エッチングマスクをしたりではない。次に、エッチが会した変更した。裏側からAuメッキを施しバイアホール16を通していて第1図に示すようなバイアホール構造を備えたInPMISFETが完成する。

なお、上記の薄膜15は、S10 1 に限らず、例えばSINx等の絶録膜であってもよい。ここで、本発明の効果は、薄膜15がIn P 基板を触刻するエッチング手段に耐蝕性を示す導電性の薄膜においても得られる。しかしながらIn P の場合、GaAs等に比べると金属/半導体界面の密着力が一般的に弱い上、比較的密着力が強いNi.Tl.Ai又は

Pdといった金属は、バイアホールを形成する際に使用可能なエッチング溶液、例えばBr、/HBr /H, 0混液に腐食されやすく、薄膜15としては適当ではない。また、仮に適当な事鬼性(金の属)との場合薄膜/In P界面においてエッチング等好ましくない結果を招くおそれが強い。このため薄膜15としては実施例のような絶線が適している。

 あってもよいことは上記の説明より明らかである。 [発明の効果]

上述したように本発明によれば、化合物半導体、特にInP半導体基板の裏面から表面に達するパイアホールを形成するにあたり、半導体基板表面に設けられた電極金属層を溶解又は腐食させることなく、良好な形状を有するパイアホール構造を備えたトランジスタ、特にInPFET及びその製造方法を提供することができる。

#### 4. 図面の簡単な説明

第1 図は本発明の一実施例を示す絶縁ゲート型電界効果トランジスタの断面図、第2 図(a)~ (d) はこの発明の一実施例の絶縁ゲート型電界効果トランジスタの製造方法を工程順に示す、いずれも断面図、第3 図は従来のバイアホールを説明するための断面図である。

- 1. ----- in P 半 導 体 基 板
- 2、 ----- フォトレジスト等の

エッチングマスク

3. ----マスクの開孔部

## 特開平4-133472 (5)

4 S. 1 3 S . ..... ソース電極

4 D. 1 3 D . …… ドレイン電極

4 G. 1 3 G . …… ゲート電極

5. 黄通孔

---------------------半艳緑性 In P 基板

...... n型動作層

131 . …… ゲート絶縁膜

-----------------------ソースパッド電極

16a. .....1 n P の開孔

16b. 薄膜15の開孔


18. バイアホール

-------- フォトレジスト

------------------------ フォトレジストの開孔

代理人 弁理士 則近 恵 佑

山下



10: 轮轴性1四层板

11 : バッケ層

12 : 九至動作屋

かり絶縁膜

**ルス電極** 


ドレイン電極

14: 1・スパッド電極


15:海便 16: バイクネール

17: 农面金石厚

第1回



第2团



1:InP苹荨体基板

2:31レジスト早のエッチンクマスク

3:マスクの開乳部

44: 17一十笔框

4S: ソース 電極

4D: ドレイン電極

5:貫通孔

第3图